マイナビニュース

Mentor、高位合成ツールがTLMの合成に対応したことを発表

Mentor Graphicsは、同社の高位合成ツール(HLS)「Catapult C Synthesis」が、トランザクションレベル・モデル(TLM)の合成に対応したことを発表した。 これにより、Catapult C SynthesisとESL設計プラットフォーム「Vista」の相互作用が可能となり、実行可能なメソドロジの ...
Semiconductor Engineering

TLM 2.0: Necessary for Co-Simulation

Transaction-level modeling – an abstracted representation of design IP above the RT level — continues to grow in importance for architectural exploration, performance analysis, building virtual ...
マイナビニュース

Mentor、TSMCのリファレンスフロー11.0の同社提供のテクノロジ範囲を拡張

Mentor Graphicsは、Taiwan Semiconductor Manufacturing(TSMC)の提供する設計ツール「リファレンス・フロー11.0」に含まれる、同社が提供するテクノロジ範囲を拡大したことを発表した。 拡張されたMentorのテクノロジ・トラックは、「Vista」および「Catapult C Synthesis」による ...
Design-Reuse

Verification of USB 3.0 Device IP Core in Multi-Layer SystemC Verification Environment

The paper describes the methodology used for functional verification of the USB 3.0 device controller core. The core model has been developed at two different levels of abstraction: RTL model for ...
Design-Reuse

Accelerating the Development of TLM-2.0 Models Using Model Authoring Kits (MAKs)

Model authoring kits (MAKs) enable the rapid development of transaction-level models, TLMs, of a given functionality or protocol. MAKs include base functionalities that are common to all models ...
Business Wire

Reference Virtual Platform of ARM Model Running Linux Under SystemC/TLM-2.0 Released by ...

THAME, England--(BUSINESS WIRE)--The Open Virtual Platforms (OVP) initiative (www.OVPworld.org) has announced the release of a reference virtual platform of the ARM Integrator development board using ...
Semiconductor Engineering

Model Report Card

From its perspective as a leader implementing system level design methodology, STMicroelectronics is uniquely positioned to discuss issues and challenges related to the use of models in a variety of ...