verilogで書いたファイルをPspice for ti上でシミュレーションしたい。 デフォルトで入っている組み合わせ回路は出来るんよ こんな回路で↓ library fileを1個だけにしてあげて↓ こんな感じに流れる↓。 andの論理を確認出来てねぇじゃねぇかってのはまぁあるん ...