NECエレクトロニクスは、LSIを構成するトランジスタの設計レイアウト形状に起因するオン電流、しきい値電圧などの電気的特性の変動量を高い精度で予測するLSIの設計手法を開発した。 レイアウト形状による特性変動要因には、隣接ゲート間距離やSTI(Shallow ...

東芝は、半導体チップが内蔵する論理ゲートの密度を従来よりも約30％高められる技術を開発し、その概要を「VLSI 2008」で公表した(H.Aikawaほか、VLSI Technology、講演番号9.3)。45nmルールのCMOS技術向けに開発した技術で、単位面積当たりの論理ゲート数を210万 ...